

АНАЛИЗ SFR-СОВМЕСТИМОСТИ МИКРОКОНТРОЛЛЕРОВ ФИРМЫ SiLabs: ПОДСИСТЕМЫ СБРОСА И ПИТАНИЯ

Олег Николайчук
onic@ch.moldpac.md

Статья опубликована: Схемотехника, 2004, №6, 2-5

В рамках настоящей статьи цикла произведен системный анализ совместимости подсистемы сброса и питания.

Подсистемы сброса и питания микроконтроллеров фирмы SiLabs (ранее Cygnal) включают четыре SFR регистра:

- регистр управления охранным таймером WDTCN;
- регистр управления источниками сброса RSTSRC;
- регистр управления монитором питания VDM0CN;
- регистр управления регулятором напряжения REG0CN.

Адреса вышеперечисленных SFR регистров приведены в таблице 1.

Таблица 1

Название регистра	Назначение	Адрес SFR регистра											
		F00x	F01x	F02x	F04x	F06x	F12x	F2xx	F30x	F31x	F32x	F33x	F35x
ПОДСИСТЕМЫ СБРОСА И ПИТАНИЯ													
WDTCN	Управление WDT	0xFF	0xFF	0xFF	0xFF/A	0xFF/A	0xFF/A	0xFF	-	-	-	-	-
RSTSRC	Управление источниками RST	0xEF	0xEF	0xEF	0xEF/0	0xEF/0	0xEF/0	0xEF	0xEF	0xEF	0xEF	0xEF	0xEF
VDM0CN	Управление монитором питания	-	-	-	-	-	-	-	-	0xFF	0xFF	0xFF	0xFF
REG0CN	Управление регулятором напряжения	-	-	-	-	-	-	-	-	-	0xC9	-	-

Как мы отмечали в первой статье цикла, все микроконтроллеры фирмы SiLabs оснащены охранным таймером – WDT. Однако имеется два варианта его реализации, и, соответственно, две совместимые группы семейств микроконтроллеров.

В первую группу входят все полноформатные семейства микроконтроллеров: F00x, F01x, F02x, F04x, F06x, F12x, F2xx. В этой группе семейств охранный таймер выполнен аппаратно в виде отдельного функционального узла, имеющего одинаковые для всех семейств SFR регистры. Следует отметить, что если у всех семейств микроконтроллеров с одностраничной организацией SFR регистр WDT расположен по адресу 0xFF единственной 0-й страницы, то в семействах F04x, F06x и F12x с многостраничной организацией SFR регистр WDT расположен по тому же адресу, но доступен во всех SFR страницах. Таким образом, мы можем говорить о полной SFR- совместимости всех полноформатных микроконтроллеров.

Вторая группа содержит все малоформатные семейства микроконтроллеров: F30x, F31x, F32x, F33x и новое семейство F35x. Во всех этих семействах охранный таймер реализован не как отдельный функциональный узел, а как один из режимов работы программируемого массива-счетчика PCA. Соответственно, об их совместимости мы будем говорить при рассмотрении SFR-совместимости программируемого массива-счетчика PCA.

Для первой группы микроконтроллеров охранный таймер WDT представляет собой 21-битный таймер с программируемой рабочей частотой. Таймер перезапускается программой Пользователя через интервалы времени, не превышающие полный установленный интервал WDT. В случае отсутствия перезапуска WDT по истечении полного установленного интервала, охранный таймер генерирует сигнал сброса. Управление охранным таймером осуществляется через SFR регистр WDTCN, назначение регистров которого приведено в табл.2.

Таблица 2

Название регистра — WDTCN, Watchdog Timer Control Register (Регистр управления охранным таймером)								
SFR адрес — 0xFF			Значение после сброса — xxxxx11b (0x07)					
Семейства	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
F00x, F01x, F02x, F04x, F06x, F12x, F2xx	WDTSET	-	-	WDTSTAT	-	WDT2	WDT1	WDT0

Биты 2-0 (WDT2-WDT0) устанавливают интервал охранного таймера, при этом бит 7 (WDTSET) должен быть равен 0. Интервал срабатывания охранного таймера зависит от тактовой частоты и заданного значения делителя и определяется в соответствии с выражением:

$$4^{3+WDT[2-0]} / \text{SYSCLK}$$

где SYSCLK – тактовая частота микроконтроллера в герцах.

Например, при стартовой тактовой частоте, примерно равной 2 МГц, и различных комбинациях битов 2-0 обеспечивается диапазон перезапуска WDT в пределах от 32 мкс до 542 мс.

Бит 4 (WDTSTAT) доступен для чтения и информирует о текущем состоянии WDT. Если этот бит установлен (т.е. равен 1), то WDT - активен, в противном случае WDT запрещен.

Сразу после сброса охранный таймер автоматически устанавливается активным и настроенным на максимальный интервал - 542 мс. В течение этого периода программное обеспечение Пользователя может запретить охранный таймер WDT, если он не нужен. Программное обеспечение Пользователя может также изменить установленный интервал и запретить WDT. Если охранный таймер WDT был заперт, то он уже не может быть запрещен программным обеспечением Пользователя до следующего сброса микроконтроллерной системы.

Перезапуск охранного таймера WDT осуществляется записью в SFR регистр WDTCN кода 0xA5. Последовательная запись в этот регистр двух байтов 0xAD и 0xDE с интервалом в 4 периода тактовой частоты запрещает работу охранного таймера (т.е. запись должна производиться без выполнения промежуточных команд). В случае превышения установленного интервала записи запирающих кодов, операция запрета WDT будет проигнорирована. Для соблюдения интервала записи следует перед записью первого байта запретить все прерывания (и разрешить их после записи второго байта).

Запись байта 0xFF в SFR регистр WDTCN запирает охранный таймер WDT. После запираения WDT его невозможно запретить до следующего системного сброса, при этом следует помнить, что запись запирающего кода не перезапускает WDT.

И еще одно важное замечание. В малоформатных семействах по SFR адресу 0xFF находится регистр управления монитором питания VDM0CN, о чем не следует забывать при переносе программного обеспечения с полноформатных семейств микроконтроллеров на малоформатные семейства.

Управление источниками сброса во всех семействах микроконтроллеров сосредоточено в SFR регистре RSTSRC расположенном по одинаковому SFR адресу 0xEF во всех семействах микроконтроллеров. Назначение битов регистра RSTSRC приведено в таблице 3.

Таблица 3

Название регистра — RSTSRC, Reset Source Register (Регистр управления источниками сброса)								
SFR адрес — 0xEF			Значение после сброса — переменное					
Семейства	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
F00x, F01x, F02x, F04x, F06x, F12x	JTAGRST	CNVRSEF	CORSEF	SWRSEF	WDTRST	MCDREF	PORSF	PINRSF
F2xx	-	-	CORSEF	SWRSEF	WDTRST	MCDREF	PORSF	PINRSF
F30x, F31x, F33x, F35x	-	FERROR	CORSEF	SWRSEF	WDTRST	MCDREF	PORSF	PINRSF
F32x	USBRSF	FERROR	CORSEF	SWRSEF	WDTRST	MCDREF	PORSF	PINRSF

Прежде чем приступить к рассмотрению назначения битов регистра RSTSRC следует отметить, что к этому регистру не применимы операции чтения – модификации - записи! Младшие 6 битов одинаковы для всех семейств микроконтроллеров.

Бит 0: PINRSF (HW-Pin Reset Flag) – флаг ситуации сброса от входа RST/. Появление 1 в этом бите означает, что последний сброс произошел от входного сигнала на выводе RST/.

Бит 1: PORSF (Power-On Reset Force and Flag) - флаг ситуации сброса после включения питания. Логическая 1 при чтении этого бита означает, что предыдущий сброс произошел после включения питания. Запись 1 в этот бит вызывает программный сброс и переводит вход RST/ в низкий логический уровень.

Бит 2: MCDRST (Missing Clock Detector Flag) - флаг пропуска импульса тактового генератора. Появление логической 1 в этом бите при чтении регистра после сброса означает, что предыдущий сброс произошел от пропуска импульса тактовой частоты, т.е. из-за сбоя внешнего тактового генератора (кварцевого, пьезокерамического или конденсаторного).

Бит 3: WDTRSF (Watchdog Timer Reset Flag) - флаг сброса охранного таймера. Наличие логической 1 после сброса означает, что предыдущий сброс вызван переполнением таймера WDT. Очевидной причиной этого является зависание программного обеспечения.

Бит 4: SWRSF (Software Reset Force and Flag) - бит / флаг программного сброса.

При записи: установка бита в 1 вызывает отключение внешнего входа сброса RST/.

При чтении: появление логической 1 в указанном бите означает, что последний сброс произошел по причине записи логической единицы в SWRSF бит.

Бит 5: CORSEF (Comparator 0 Reset Enable and Flag) - бит разрешения и флаг сброса от компаратора 0. При записи: логическая 1 разрешает (а логический 0 - запрещает) использование компаратора 0 в качестве источника сброса при низком логическом уровне на его выходе.

При чтении: логическая 1 в указанном бите означает, что предыдущий сброс произошел от компаратора 0, соответственно, логический 0 означает, что сброс произошел от другого источника.

Бит 6 имеет различное назначение для различных семейств микроконтроллеров:

Для всех полноформатных семейств (F00x, F01x, F02x, F04x, F06x, F12x), за исключением

F2xx:

CNVRSEF (Convert Start Reset Source Enable and Flag) - бит разрешения и флаг дополнительного сброса.

При записи: 1 - включен сброс по входу CNVSTR с активным низким логическим уровнем;
0 – выключен.

При чтении: 1 - предыдущий сброс произошел от импульса на входе CNVSTR.

Для всех малоформатных семейств (F30x, F31x, F32x, F33x, F35x):

ERROR (Flash Error Indicator) - появление 1 в этом бите свидетельствует о том, что со времени последнего сброса была обнаружена ошибка чтения/записи/стирания Flash памяти.

Бит 7 также имеет различное назначение для различных семейств микроконтроллеров:

Для всех полноформатных семейств (F00x, F01x, F02x, F04x, F06x, F12x), за исключением

F2xx:

JTAGRST (JTAG Reset Flag) - флаг сброса интерфейса JTAG. Появление логической единицы в этом бите соответствует ситуации сброса от интерфейса JTAG.

Для всех малоформатных семейств (F30x, F31x, F33x, F35x), за исключением F32x бит не используется.

Для семейства F32x:

USBRSF (USB Reset Flag) – флаг сброса USB.

При чтении:

0 – последний сброс микроконтроллера не сбросил USB шину;

1 – последний сброс микроконтроллера сбросил и USB шину.

При записи:

0 – сброс USB запрещен;

1 – сброс USB разрешен.

Таким образом, как мы видим, все семейства микроконтроллеров являются частично совместимыми по регистру RSTSRC.

Кроме двух, описанных выше, SFR регистров, в подсистему сброса и питания входит также регистр управления монитором питания VDM0CN, имеющийся у ряда семейств малоформатных микроконтроллеров F31x, F32x, F33x и F35x, и расположенный по SFR адресу 0xFF (см.табл.4). Регистр содержит всего два бита: VDMEN и VDDSTAT.

Бит 7: VDMEN (VDD Monitor Enable) - бит разрешения (1) / запрещения (0) монитора питания;

Бит 6: VDDSTAT (VDD Status) - бит индикации состояния питания. Если VDD ниже или равно контролируемому порогу напряжения – то бит VDDSTAT=0, иначе =1.

Таблица 4

Название регистра — VDM0CN, VDD Monitor Control (Регистр управления монитором питания)								
SFR адрес — 0xFF			Значение после сброса — Не определено					
Семейства	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
F31x, F32x, F33x, F35x	VDMEN	VDDSTAT	-	-	-	-	-	-

Время включения VDMEN – не менее 100 мкс. Контролируемый порог напряжения находится в диапазоне от 2,4 В до 2,7 В. Следует напомнить, что встроенная оперативная память всех микроконтроллеров сохраняет значение при снижении напряжения питания не ниже 1,5 В. Это означает, что опрашивая состояние бита VDDSTAT можно заранее обнаружить снижение напряжения питания и сохранить важные данные, например, во Flash памяти или же произвести другие необходимые при этом действия. Следует также напомнить, что VDD монитор, если он будет использоваться в программе, должен быть разрешен до того, как он будет разрешен в качестве источника сброса.

Последний SFR регистр, входящий в описываемые подсистемы – регистр управления регулятором напряжения REG0CN. Встроенный регулятор напряжения есть только в одном семействе микроконтроллеров – F32x, и следовательно, ни о какой совместимости говорить не приходится. Но мы рассмотрим его в рамках этой статьи, поскольку этот узел представляет значительный интерес для многих разработчиков, и очень жаль, что он включен только в одно семейство и только благодаря наличию в этом семействе интерфейса с шиной USB. Регулятор напряжения имеет отдельный вход, на который можно подавать от 4 В до 5,25 В, при этом его выход соединен с внутренними цепями питания микроконтроллера, а вывод стандартного питания микроконтроллера при разрешении работы регулятора напряжения становится его выходом. Выходное напряжение регулятора – 3,3 В (от 3,0 до 3,6 В). Выходной ток внешних цепей - не более 100 мА. Регистр управления регулятором напряжения расположен по SFR адресу 0xC9 (См. табл.5.).

Таблица 5

Название регистра — REG0CN, Voltage Regulator Control (Регистр управления регулятором напряжения)								
SFR адрес — 0xC9			Значение после сброса — 0000000b (0x00)					
Семейство	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
F32x	REGDIS	VBSTAT	VBPOL	REGMOD	-	-	-	-

В регистре управления регулятором напряжения используются только 4 старших бита:

Бит 7: REGDIS (Voltage Regulator Disable) – бит разрешения (0) или запрещения (1) встроенного регулятора напряжения;

Бит 6: VBSTAT – VBUS Signal Status – бит состояния линии VBUS интерфейса USB.

Если интерфейс подключен к сети USB и следовательно, на линии VBUS присутствует напряжение +5 В, то VBSTAT=0, иначе 1;

Бит 5: VBPOL (VBUS Interrupt Polarity Select) – бит выбора полярности прерывания по VBUS.

Если бит равен 0, то прерывание вырабатывается при VBUS=0 (т.е. отключении прибора от USB шины);

Если бит равен 1 – прерывание вырабатывается при подключении к шине USB (появлении напряжения на линии VBUS)

Бит 4: REGMOD (Voltage Regulator Mode Select) – выбор режима регулятора:

0 – нормальный режим (Выход регулятора подключен в выводу VDD),

1 – режим энергосбережения (Выход регулятора отключен от вывода VDD);

Биты 3-0 не используются, читаются как 0000b, при записи должны быть нулями.

Литература:

1. <http://www.silabs.com>