

## АНАЛИЗ SFR-СОВМЕСТИМОСТИ МИКРОКОНТРОЛЛЕРОВ ФИРМЫ SiLabs: ИНТЕРФЕЙС SMBUS

Олег Николайчук  
[onic@ch.moldrac.md](mailto:onic@ch.moldrac.md)

Статья опубликована:

Схемотехника, 2005, №4, 9-11  
Схемотехника, 2005, №5, 13-15

*В рамках настоящей статьи цикла произведен системный анализ совместимости подсистемы интерфейса SMBus, описаны управляющие регистры, отмечены некоторые особенности.*

Практически все микроконтроллеры фирмы Silicon Laboratories (SiLabs) [1], кроме семейства F2xx, оснащаются интерфейсом системной шины управления (SMBus – System Management Bus), известной также под названием I<sup>2</sup>C.

Подсистема интерфейса SMBus содержит следующие SFR регистры: SMB0ADR – регистр адреса интерфейса SMBus; SMB0CN – регистр управления интерфейса; SMB0CR – регистр управления скоростью интерфейса; SMB0DAT – регистр данных; SMB0STA – регистр состояния интерфейса SMBus.

Следует отметить, что все полноформатные семейства (F00x, F01x, F02x, F04x, F06x, F12x и F13x) оснащены полным интерфейсом SMBus, содержащим все пять SFR регистров, а все малоформатные семейства микроконтроллеров (F30x, F31x, F32x, F33x и F35x) оснащены упрощенным интерфейсом, содержащим только два основных SFR регистра: данных (SMB0DAT) и управления (SMB0CN). Важно также отметить, что для всех полноформатных семейств микроконтроллеров SFR регистры интерфейса SMBus полностью совместимы. Кроме того, на уровне упрощенного интерфейса совместимы по адресам все семейства микроконтроллеров.

Регистры SFR интерфейса SMBus приведены в таблице 1.

Таблица 1

Название регистра	Назначение	Адрес SFR регистра												
		F00x	F01x	F02x	F04x	F06x	F12x	F13x	F2xx	F30x	F31x	F32x	F33x	F35x
	<b>Регистры интерфейса SMBus</b>													
SMB0ADR	Адреса SMBus	0xC3	0xC3	0xC3	0xC3/0	0xC3/0	0xC3/0	0xC3/0	-	-	-	-	-	-
SMB0CN	Управление SMBus	0xC0	0xC0	0xC0	0xC0/0	0xC0/0	0xC0/0	0xC0/0	-	0xC0	0xC0	0xC0	0xC0	0xC0
SMB0CR	Управление скоростью SMBus	0xCF	0xCF	0xCF	0xCF/0	0xCF/0	0xCF/0	0xCF/0	-	-	-	-	-	-
SMB0DAT	Данные SMBus	0xC2	0xC2	0xC2	0xC2/0	0xC2/0	0xC2/0	0xC2/0	-	0xC2	0xC2	0xC2	0xC2	0xC2
SMB0STA	Состояние SMBus	0xC1	0xC1	0xC1	0xC1/0	0xC1/0	0xC1/0	0xC1/0	-	-	-	-	-	-

Прежде чем приступить к рассмотрению вопроса о SFR совместимости различных семейств микроконтроллеров в отношении интерфейса SMBus, приведем краткое описание этого интерфейса.

Этот интерфейс представляет собой двухпроводную двунаправленную последовательную шину. Чтение и запись информации производится байтами под автономным управлением встроенного контроллера последовательной передачи данных. Данные могут передаваться с максимальной скоростью, соответствующей 1/178 системной частоты. Например, при установленном кварцевом генератора 22118400 Гц, максимально возможная скорость передачи соответствует около

124 кГц. При этом скорость передачи может быть выше, чем предусмотрено спецификацией. Реальная скорость передачи зависит от типов устройств, подключенных к шине (точнее от их предельного быстродействия), и конечно может быть намного меньшей.

В описываемом интерфейсе различают два типа передачи данных: передачи данных от главного ведущего (Master) источника к адресуемому подчиненному ведомому (Slave) приемнику, и передачи данных от адресуемого подчиненного ведомого (Slave) источника к главному ведущему (Master) приемнику. Инициатором обоих типов передач данных всегда является ведущий Master (главный) интерфейс (узел), он передает в шину тактовую последовательность импульсов. Интерфейс SMBus может работать как в качестве главного (ведущего), так и подчиненного (ведомого) узла. Описываемый интерфейс поддерживает также работу шины с несколькими главными узлами. При этом, при одновременной попытке двух или более узлов инициировать обмен (в режиме Master), используется схема арбитража.

Интерфейс SMBus может работать с напряжениями от 3В до 5В. К одной шине могут быть подключены приборы, работающие с различными напряжениями. Интерфейс включает две линии: SCL - линия тактовых импульсов и SDA линия передачи данных. Обе линии двунаправленные. Обе линии выполнены с выходами типа "открытый сток" и предполагают наличие подтягивающих резисторов к положительному источнику питания. Из этого следует, что когда линии пассивны, они имеют высокий логический уровень. Количество узлов на шине SMBus ограничено форматом адреса (127 адресов) и временем переключения фронтов: переднего (перепад от низкого логического уровня к высокому), который должен быть не более 300ns, и заднего (перепад от высокого логического уровня к низкому), который должен быть не более 1000ns.

Типовой цикл обмена данных в шине SMBus состоит из: состояния старта (Start), байта адреса, одного или нескольких байтов данных, состояния останова (Stop). Передача байта адреса и каждого из байтов данных сопровождаются подтверждающим (Acknowledge) битом от приемника. Байт адреса состоит из семи битов адреса (т.е. максимально возможное количество устройств - 127) и бита направления R/W (1 = Чтение / 0 = Запись). Операции с адресом 0x00 означают, что Master узел производит передачу всем Slave узлам одновременно. Как уже указывалось выше, все операции производятся под управлением узла - Master. Он генерирует состояние старта, далее передает адрес с битом направления (операции R/W). Если производится операция записи (R/W=0) от главного (Master) узла к подчиненному узлу, то главный узел побайтно передает данные и ожидает от подчиненного узла бита подтверждения после каждого переданного байта данных. Если производится операция чтения (R/W=1), то подчиненный узел передает побайтно данные и ожидает бит подтверждения от главного узла после каждого переданного байта. После завершения передачи данных главный узел формирует состояние останова (Stop) и освобождает шину.

Итак, интерфейс может находиться в одном из четырех режимов:

1. Главный источник (Master Transmitter Mode);
2. Главный приемник (Master Receiver Mode);
3. Ведомый (подчиненный) источник (Slave Transmitter Mode);
4. Ведомый (подчиненный) приемник (Slave Receiver Mode).

Главный узел может начать обмен только, если шина свободна. Состояние "свободной линии" определяется по высокому логическому уровню на обеих линиях в течение определенного времени. Два или более главных узла могут попытаться одновременно начать обмен и одновременно сгенерировать состояние Start на шине. Поскольку узел не может знать о намерении других узлов одновременно с ним начать обмен по шине, необходима схема арбитража. Это решается достаточно просто. Состояние Start заключается в переводе линии SDA в состояние логического нуля на определенное время. Несколько узлов беспрепятственно могут сделать это. Одновременно они анализируют состояние этой линии. Первый из узлов, который попытается перевести линию в высокий уровень и захватит магистраль (выигрывает арбитраж), заставляя остальные узлы освободить шину.

Шина SMBus использует механизм синхронизации, аналогичный интерфейсу I<sup>2</sup>C. Главный узел передает тактовые импульсы, а ведомый либо работает на предложенной главным узлом скорости, либо притормаживает скорость, переводя линию SCL в низкий логический уровень через один импульс SCL, снижая, таким образом, скорость тактовых импульсов.

На шине SMBus возможны несколько типов состояния таймаута.

- Таймаут тактовой линии в нуле (SCL Low Timeout). Если линия SCL переведена низкоскоростным ведомым узлом в состояние низкого логического уровня, никакая дальнейшая передача невозможна. Очевидно, что главный узел в этой ситуации ничего не может сделать. Для

исключения этой ситуации предусмотрено, что каждый узел определяет длительность нахождения линии SCL в состоянии низкого уровня, и если эта длительность превышает 25 мс, состояние считается таймаутом. Каждый узел, определивший состояние таймаута на шине, обязан сбросить свой интерфейс не позднее 10 мс. Интерфейс SMBus не имеет специального узла мониторинга линии SCL, однако, любой из таймеров общего назначения в режиме шестнадцатиразрядного регистра с автозагрузкой может быть использован для этого, а таймер 3 многих микроконтроллеров специально приспособлен для таких целей.

- Таймаут тактовой линии в единице (SCL High Timeout). Этот таймаут можно считать функционально нормальным (т.е. не ошибочным), т.к. он свидетельствует о том, что шина свободна. Этот таймаут определяется, если обе линии SCL и SDA, находятся в состоянии логической единицы более чем 50 мкс. Если бит FTE в регистре SMB0CN установлен, то определить, свободна ли линия можно по состоянию регистра SMB0CR.

Регистр данных SMB0DAT имеется во всех семействах микроконтроллеров, оснащенных интерфейсом SMBus. Во всех семействах он расположен по SFR адресу 0xC2 и служит для ввода/вывода данных.

Регистр управления интерфейсом SMB0CN также имеется во всех семействах микроконтроллеров. Во всех семействах он расположен по SFR адресу 0xC0. Назначение битов этого регистра приведено в таблице 2.

Таблица 2

Название регистра — SMB0CN, SMBus Control Register (Регистр управления интерфейсом SMBus)								
SFR адрес — 0xC0			Значение после сброса — 0000000b (0x00)					
Семейства	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
F00x	BUSY	ENSMB	STA	STO	SI	AA	FTE	TOE
F30x	MASTER	TXMODE	STA	STO	ACKRQ	ARBLOST	ACK	SI

AA (SMBus Assert Acknowledge Flag) и ACK(SMBus Acknowledge Flag) - флаг подтверждения состояния шины. Если флаг = 0 – состояние шины "Not Acknowledge", т.е. SDA = 1. Если флаг = 1, то состояние шины "Acknowledge", т.е. SDA = 0.

ACKRQ (SMBus Acknowledge Request) - бит устанавливается в 1 когда интерфейс принимает байт и необходим ACK бит для завершения;

ARBLOST (SMBus Arbitration Lost Indicator) - бит устанавливается в 1 при передаче и отсутствии арбитража;

BUSY (Busy Status Flag) - флаг занятости интерфейса SMBus. Если интерфейс занят, бит равен 1.

ENSMB (SMBus Enable) - бит разрешения (1) интерфейса SMBus.

FTE (SMBus Free Timer Enable Bit) - бит управления "свободным таймером". Установка разрешает генерацию таймаута при нахождении линии SCL в высоком состоянии более определенного времени, установленного в SMB0CR регистре.

MASTER (SMBus Master/Slave Indicator) – индикатор статуса интерфейса. Если индикатор = 1, то интерфейс работает в качестве ведущего, а если = 0, интерфейс работает в качестве ведомого.

SI (SMBus Serial Interrupt Flag) - последовательный флаг прерываний интерфейса SMBus. Этот флаг устанавливается аппаратно, если произойдет одна из 27 ситуаций, перечисленных в таблице 3 (кроме кода 0xF8). Если разрешены прерывания, установка этого флага вызовет соответствующее прерывание. Следует помнить, что этот флаг обнуляется только программно!!!

STA (SMBus Start Flag) - флаг начала передачи. Если SMBus интерфейс работает в режиме ведущего, то запуск (START) передачи начинается только, если шина свободна. Если же шина занята, то запуск (START) передачи откладывается до приема состояния STOP. Флаг STO (смотри ниже) должен быть очищен до установки STA.

STO (SMBus Stop Flag) - флаг завершения передачи. Установка флага STO приводит к передаче состояния STOP. Если состояние STOP принято, флаг STO аппаратно обнуляется.

TOE (SMBus Timeout Enable Bit) - бит разрешения таймаута. Установка разрешает таймаут при нахождении линии SCL в низком состоянии более определенного времени, заданного таймером T3.

TXMODE (SMBus Transmit Mode Indicator) – индикатор состояния линии. Состояние индикатора = 1 соответствует передаче, а = 0 соответствует приему.

Возможно 28 состояний интерфейса SMBus, приведенных в таблице 3. Код текущего состояния можно получить через регистр состояния SMB0STA. Сразу оговоримся, что этот регистр имеется только у полноформатных семейств микроконтроллеров. Он расположен по SFR адресу 0xC1. В этом регистре используются только старшие 5 битов (7:3), которые собственно и определяют код статуса (SMBus Status Code). Коды действительны, только когда SI флаг установлен. Важно отметить, что любая попытка записи в этот регистр может привести к непредсказуемым последствиям! Младшие биты (2:0) всегда читаются как 000b, если флаг SI установлен.

Таблица 3

Код статуса (SMB0STA)	Режимы	Описание
0x00	Все	Ошибка шины (т.е. неправильный START, неправильный STOP,
0x08	Ведущий передатчик/приемник	Передано состояние START.
0x10	Ведущий передатчик / приемник	Повторена передача состояния START.
0x18	Ведущий передатчик	Ведомый адрес + W передан. АСК принят.
0x20	Ведущий передатчик	Ведомый адрес + W передан. NACK принят.
0x28	Ведущий передатчик	Байт данных передан. АСК принят.
0x30	Ведущий передатчик	Байт данных передан. NACK принят.
0x38	Ведущий передатчик	Арбитраж пуст
0x40	Ведущий приемник	Ведомый адрес + R передан. АСК принят.
0x48	Ведущий приемник	Ведомый адрес + R передан. NACK принят
0x50	Ведущий приемник	Байт данных принят. АСК передан.
0x58	Ведущий приемник	Байт данных принят. NACK передан.
0x60	Ведомый приемник	Собственный ведомый адрес + W принят. АСК передан.
0x68	Ведомый приемник	Арбитраж пуст при передаче ведомого адреса + R/W в режиме мастера. Собственный ведомый адрес + W принят. АСК передан.
0x70	Ведомый приемник	Общий вызов (0x00) принят. АСК возвращен.
0x78	Ведомый приемник	Арбитраж пуст при передаче ведомого адреса + R/W в режиме мастера. Общий вызов (0x00) принят. АСК возвращен
0x80	Ведомый приемник	Собственный ведомый адрес + W принят. Байт данных принят. АСК передан.
0x88	Ведомый приемник	Собственный ведомый адрес + W принят. Байт данных принят. NACK передан.
0x90	Ведомый приемник	Общий вызов (0x00) принят. Байт данных принят. АСК передан.
0x98	Ведомый приемник	Общий вызов (0x00) принят. Байт данных принят. NACK передан.
0xA0	Ведомый приемник	Ситуация STOP или повторный START принят при адресации ведомого.
0xA8	Ведомый передатчик	Собственный ведомый адрес + R принят. АСК передан.
0xB0	Ведомый передатчик	Арбитраж пуст при передаче ведомого адреса + R/W в режиме мастера. Собственный ведомый адрес + R принят. АСК передан.
0xB8	Ведомый передатчик	Байт данных передан. АСК принят.
0xC0	Ведомый передатчик	Байт данных передан. NACK принят.
0xC8	Ведомый передатчик	Последний байт данных передан (AA=0). АСК принят.
0xD0	Ведомый передатчик / приемник	Таймаут SCL
0xF8	Все	Режим Idle

Регистр адреса SMB0ADR также имеется только у полноформатных семейств микроконтроллеров. Он расположен по SFR адресу 0xC3. В нем для формирования адреса используются семь старших битов (7:1), определяющих SMBus Slave Address - 6-битный адрес

ведомого. Эти биты устанавливаются после передачи (т.е. адрес распознается из принятой передачи), только если интерфейс работает в режиме ведомого. В режиме ведущего содержимое этого регистра игнорируется. Младший бит GC (General Call Address Enable) - бит разрешения безадресной передачи (передачи всем). Если бит GC установлен в единицу, разрешается распознавание адреса 0x00 - общей передачи (общего вызова).

Последний оставшийся SFR регистр SMB0CR - регистр установки скорости передачи. Он расположен по адресу 0xCF. Установкой битов этого регистра контролируется частота последовательной передачи SCL в режиме ведущего. Установленное значение загружается в специальный 8-битный таймер. Таймер наращивает значение и при переполнении и переходе в состояние 0x00 происходит срабатывание SCL логики. Период генерации SCL определяется следующим выражением:

$$T_H = T_L = T_{\text{SYSCLK}} * [(256 - \text{SMB0CR}) + 2.5] \geq 5 \text{ мкс.}$$

Используя это выражение можно получить период таймаута "свободного таймера":

$$T_{\text{BFT}} = T_{\text{SYSCLK}} * [10 * (256 - \text{SMB0CR}) + 1] \geq 50 \text{ мкс.}$$

Следует отметить, что при задании скорости допустимы коды от 0x00 до 0xFE. Код 0xFF недопустим!

#### **Литература:**

1. <http://www.silabs.com>